



10001967 120501





命令列ADD D1, D2#D1+D2→D2LSR D3, D2#D2 (D3)bit shift-right→D2

**バンク1** バンク7 バンク4 バンク5 バンク0 バンク2 バンク3 バンク6 ID=1 ID=1ID=4 ID=4ID=0 ID=4ID=0 ID=0

図5

図4

(a) FPGA 1 D1, D2, D3 #D1+D2 (D3)bit shift-right $\rightarrow$ D2

図6

図7

(b) ADD D1, D2  $\#D1+D2 \rightarrow D2$ 

LSR D3, D2 #D2 (D3) bit shift-right $\rightarrow$ D2

FPGAend #代替命令終了

F命令と代替命令とが混在した記述

FPGA 0 D1, D2, D3 (addr) #D1+D2 (D3)bit shift-right→D2

#F命令を実行する場合は(addr)に飛ぶ

ADD D1, D2  $\#D1+D2 \rightarrow D2$ 

ここから代替命令

LSR D3, D2 #D2 (D3)bit shift-right→D2 ここまで代替命令

(次の命令) #ここが(addr)で示される番地

ADD D1, D2 #

#D1+D2→D2

LSR D3, D2


#D2 (D3)bit shift-right→D2

ID 命令列 対応する構成データ バンク数

1 ADD D1, D2 対応する構成データ 1 図10

図9

図8



100010m7 . 100mp1

					レシ゛スタ			
遷移パターン -	<b>→</b> 1→1	1→2	1→3	1→4	1→5			
遷移頻度 一	> 4	2	10	1	0			
	2→1	2→2	2→3	2→4	2→5			
	15	•••	•••					
	3→1	3→2	3→3	3→4	3→5			
	•••			•••				
•	4→1	4→2	4→3	4→4	4→5			
	• • •	•••		•••				
	5→1	5→2	5→3	5→4	5→5			
15a	• • •	•••	•••	• • •				
F命令ID 前回F命令ID 記憶部								

					レシ゛スタ (			
遷移パターン -	$\rightarrow 1 \rightarrow 1$	1→2	1→3	1→4	1→5			
遷移頻度 -	<b>4</b>	2	10	8	0			
インターハ゛ル ー	> 12	22	3	11				
	2→1	2→2	2→3	2→4	2→5			
	15		•••	•••				
	. 4	•••	•••	•••				
	3→1	3→2	3→3	3→4	3→5			
				•••				
	•••	•••	•••	•••				
	4→1	4→2	4→3	4→4	4→5			
				•••				
	•••	•••	•••	•••	• • •			
	5→1	5→2	5→3	5→4	5→5			
				•••				
$\overset{15\mathrm{b}}{\sim}$			. •••	•••	•••			
F命令ID								
前回F命令ID 記憶部 検出部								